FPGA Stratix® V 5SGXBB

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3G

  • MM# 99A1HF
  • Code de spécification SRJH0
  • Code de commande 5SGXMBBR3H43C3G
  • Progression A1
  • MDDS - Content ID 725759

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2G

  • MM# 99A1NF
  • Code de spécification SRJLN
  • Code de commande 5SGXEBBR1H43C2G
  • Progression A1
  • MDDS - Content ID 725398

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2LG

  • MM# 99A1NH
  • Code de spécification SRJLP
  • Code de commande 5SGXEBBR1H43C2LG
  • Progression A1
  • MDDS - Content ID 726027

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43I2G

  • MM# 99A1NJ
  • Code de spécification SRJLQ
  • Code de commande 5SGXEBBR1H43I2G
  • Progression A1
  • MDDS - Content ID 725993

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2G

  • MM# 99A1NK
  • Code de spécification SRJLR
  • Code de commande 5SGXEBBR2H43C2G
  • Progression A1
  • MDDS - Content ID 725393

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2LG

  • MM# 99A1NL
  • Code de spécification SRJLS
  • Code de commande 5SGXEBBR2H43C2LG
  • Progression A1
  • MDDS - Content ID 725927

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C3G

  • MM# 99A1NM
  • Code de spécification SRJLT
  • Code de commande 5SGXEBBR2H43C3G
  • Progression A1
  • MDDS - Content ID 726185

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2G

  • MM# 99A1NN
  • Code de spécification SRJLU
  • Code de commande 5SGXEBBR2H43I2G
  • Progression A1
  • MDDS - Content ID 725506

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LG

  • MM# 99A1NP
  • Code de spécification SRJLV
  • Code de commande 5SGXEBBR2H43I2LG
  • Progression A1
  • MDDS - Content ID 725143

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3G

  • MM# 99A1NR
  • Code de spécification SRJLW
  • Code de commande 5SGXEBBR2H43I3G
  • Progression A1
  • MDDS - Content ID 724930

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3LG

  • MM# 99A1NT
  • Code de spécification SRJLX
  • Code de commande 5SGXEBBR2H43I3LG
  • Progression A1
  • MDDS - Content ID 726257

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2G

  • MM# 99A1NV
  • Code de spécification SRJLY
  • Code de commande 5SGXEBBR3H43C2G
  • Progression A1
  • MDDS - Content ID 726031

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2LG

  • MM# 99A1NX
  • Code de spécification SRJLZ
  • Code de commande 5SGXEBBR3H43C2LG
  • Progression A1
  • MDDS - Content ID 725208

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C3G

  • MM# 99A1NZ
  • Code de spécification SRJM0
  • Code de commande 5SGXEBBR3H43C3G
  • Progression A1
  • MDDS - Content ID 725551

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C4G

  • MM# 99A1P0
  • Code de spécification SRJM1
  • Code de commande 5SGXEBBR3H43C4G
  • Progression A1
  • MDDS - Content ID 725851

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3G

  • MM# 99A1P1
  • Code de spécification SRJM2
  • Code de commande 5SGXEBBR3H43I3G
  • Progression A1
  • MDDS - Content ID 725847

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3LG

  • MM# 99A1P2
  • Code de spécification SRJM3
  • Code de commande 5SGXEBBR3H43I3LG
  • Progression A1
  • MDDS - Content ID 725166

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I4G

  • MM# 99A1P3
  • Code de spécification SRJM4
  • Code de commande 5SGXEBBR3H43I4G
  • Progression A1
  • MDDS - Content ID 725336

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2G

  • MM# 99A1VH
  • Code de spécification SRJPP
  • Code de commande 5SGXMBBR1H43C2G
  • Progression A1
  • MDDS - Content ID 725269

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2LG

  • MM# 99A1VJ
  • Code de spécification SRJPQ
  • Code de commande 5SGXMBBR1H43C2LG
  • Progression A1
  • MDDS - Content ID 725578

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43I2G

  • MM# 99A1VK
  • Code de spécification SRJPR
  • Code de commande 5SGXMBBR1H43I2G
  • Progression A1
  • MDDS - Content ID 725522

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2G

  • MM# 99A1VL
  • Code de spécification SRJPS
  • Code de commande 5SGXMBBR2H40I2G
  • Progression A1
  • MDDS - Content ID 725373

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2LG

  • MM# 99A1VM
  • Code de spécification SRJPT
  • Code de commande 5SGXMBBR2H40I2LG
  • Progression A1
  • MDDS - Content ID 725965

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I3G

  • MM# 99A1VN
  • Code de spécification SRJPU
  • Code de commande 5SGXMBBR2H40I3G
  • Progression A1
  • MDDS - Content ID 724804

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2G

  • MM# 99A1VP
  • Code de spécification SRJPV
  • Code de commande 5SGXMBBR2H43C2G
  • Progression A1
  • MDDS - Content ID 726003

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LG

  • MM# 99A1VR
  • Code de spécification SRJPW
  • Code de commande 5SGXMBBR2H43C2LG
  • Progression A1
  • MDDS - Content ID 726011

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C3G

  • MM# 99A1VT
  • Code de spécification SRJPX
  • Code de commande 5SGXMBBR2H43C3G
  • Progression A1
  • MDDS - Content ID 724786

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2G

  • MM# 99A1VW
  • Code de spécification SRJPY
  • Code de commande 5SGXMBBR2H43I2G
  • Progression A1
  • MDDS - Content ID 725152

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2LG

  • MM# 99A1VX
  • Code de spécification SRJPZ
  • Code de commande 5SGXMBBR2H43I2LG
  • Progression A1
  • MDDS - Content ID 694821745842

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3G

  • MM# 99A1VZ
  • Code de spécification SRJQ0
  • Code de commande 5SGXMBBR2H43I3G
  • Progression A1
  • MDDS - Content ID 724929

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3LG

  • MM# 99A1W0
  • Code de spécification SRJQ1
  • Code de commande 5SGXMBBR2H43I3LG
  • Progression A1
  • MDDS - Content ID 724985

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2G

  • MM# 99A1W1
  • Code de spécification SRJQ2
  • Code de commande 5SGXMBBR3H43C2G
  • Progression A1
  • MDDS - Content ID 725536

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LG

  • MM# 99A1W2
  • Code de spécification SRJQ3
  • Code de commande 5SGXMBBR3H43C2LG
  • Progression A1
  • MDDS - Content ID 724787

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C4G

  • MM# 99A1W3
  • Code de spécification SRJQ5
  • Code de commande 5SGXMBBR3H43C4G
  • Progression A1
  • MDDS - Content ID 725171

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3G

  • MM# 99A1W4
  • Code de spécification SRJQ6
  • Code de commande 5SGXMBBR3H43I3G
  • Progression A1
  • MDDS - Content ID 726246

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3LG

  • MM# 99A1W5
  • Code de spécification SRJQ7
  • Code de commande 5SGXMBBR3H43I3LG
  • Progression A1
  • MDDS - Content ID 725273

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I4G

  • MM# 99A1W6
  • Code de spécification SRJQ9
  • Code de commande 5SGXMBBR3H43I4G
  • Progression A1
  • MDDS - Content ID 726032

Production arrêtée ou abandonnée

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2

  • MM# 969152
  • Code de spécification SR7PB
  • Code de commande 5SGXEBBR2H43I2
  • Progression A1
  • MDDS - Content ID 698126

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2N

  • MM# 969153
  • Code de spécification SR7PA
  • Code de commande 5SGXEBBR1H43C2N
  • Progression A1
  • MDDS - Content ID 694275

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3L

  • MM# 969154
  • Code de spécification SR7PD
  • Code de commande 5SGXEBBR2H43I3L
  • Progression A1
  • MDDS - Content ID 700887

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LN

  • MM# 969155
  • Code de spécification SR7PC
  • Code de commande 5SGXEBBR2H43I2LN
  • Progression A1
  • MDDS - Content ID 699648745495

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LN

  • MM# 969368
  • Code de spécification SR7VP
  • Code de commande 5SGXMBBR2H43C2LN
  • Progression A1
  • MDDS - Content ID 697436745587

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2N

  • MM# 969369
  • Code de spécification SR7VM
  • Code de commande 5SGXMBBR1H43C2N
  • Progression A1
  • MDDS - Content ID 702506

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3N

  • MM# 969370
  • Code de spécification SR7VQ
  • Code de commande 5SGXMBBR2H43I3N
  • Progression A1
  • MDDS - Content ID 693863744991

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3N

  • MM# 969371
  • Code de spécification SR7VS
  • Code de commande 5SGXMBBR3H43C3N
  • Progression A1
  • MDDS - Content ID 694722

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LN

  • MM# 969372
  • Code de spécification SR7VR
  • Code de commande 5SGXMBBR3H43C2LN
  • Progression A1
  • MDDS - Content ID 700768

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2L

  • MM# 970503
  • Code de spécification SR8RL
  • Code de commande 5SGXEBBR2H43I2L
  • Progression A1
  • MDDS - Content ID 697191

Informations de conformité commerciale

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Informations PCN

SR7VS

SR7VR

SR7VQ

SR8RL

SR7VP

SRJH0

SR7VM

SR7PD

SR7PC

SR7PB

SR7PA

SRJLY

SRJLZ

SRJLQ

SRJM2

SRJPU

SRJQ6

SRJLR

SRJM3

SRJPV

SRJQ7

SRJLS

SRJM4

SRJPW

SRJLT

SRJPX

SRJQ9

SRJLU

SRJPY

SRJLV

SRJPZ

SRJLW

SRJLX

SRJQ0

SRJPP

SRJQ1

SRJPQ

SRJQ2

SRJLN

SRJPR

SRJQ3

SRJM0

SRJPS

SRJLP

SRJM1

SRJPT

SRJQ5

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.