FPGA Stratix® V 5SEEB

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Stratix® V 5SEEB FPGA 5SEEBF45C2G

  • MM# 99A1J6
  • Code de spécification SRJHJ
  • Code de commande 5SEEBF45C2G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725303

Stratix® V 5SEEB FPGA 5SEEBF45C3G

  • MM# 99A1J8
  • Code de spécification SRJHL
  • Code de commande 5SEEBF45C3G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725389

Stratix® V 5SEEB FPGA 5SEEBF45C4G

  • MM# 99A1J9
  • Code de spécification SRJHM
  • Code de commande 5SEEBF45C4G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725202

Stratix® V 5SEEB FPGA 5SEEBF45I2G

  • MM# 99A1JA
  • Code de spécification SRJHN
  • Code de commande 5SEEBF45I2G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725107

Stratix® V 5SEEB FPGA 5SEEBF45I3G

  • MM# 99A1JD
  • Code de spécification SRJHQ
  • Code de commande 5SEEBF45I3G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725548

Stratix® V 5SEEB FPGA 5SEEBF45I4G

  • MM# 99A1JH
  • Code de spécification SRJHS
  • Code de commande 5SEEBF45I4G
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 725812

Production arrêtée ou abandonnée

Stratix® V 5SEEB FPGA 5SEEBF45C4N

  • MM# 969142
  • Code de spécification SR7P1
  • Code de commande 5SEEBF45C4N
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 692605

Stratix® V 5SEEB FPGA 5SEEBF45I2L

  • MM# 969143
  • Code de spécification SR7P2
  • Code de commande 5SEEBF45I2L
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 701241

Stratix® V 5SEEB FPGA 5SEEBH40C3N

  • MM# 969145
  • Code de spécification SR7P4
  • Code de commande 5SEEBH40C3N
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 691527

Stratix® V 5SEEB FPGA 5SEEBF45C2LN

  • MM# 969760
  • Code de spécification SR866
  • Code de commande 5SEEBF45C2LN
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 702711

Stratix® V 5SEEB FPGA 5SEEBF45I3NYY

  • MM# 969761
  • Code de spécification SR867
  • Code de commande 5SEEBF45I3NYY
  • Progression A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • MDDS - Content ID 700715

Stratix® V 5SEEB FPGA 5SEEBH40I2L

  • MM# 970661
  • Code de spécification SR8W8
  • Code de commande 5SEEBH40I2L
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 700103

Stratix® V 5SEEB FPGA 5SEEBH40I3L

  • MM# 970662
  • Code de spécification SR8W9
  • Code de commande 5SEEBH40I3L
  • Progression A1
  • ECCN 3A991
  • CCATS NA
  • MDDS - Content ID 696258

Informations de conformité commerciale

  • ECCN Varie en fonction du produit
  • CCATS Varie en fonction du produit
  • US HTS 8542390001

Informations PCN

SRJHM

SRJHN

SR7P4

SR8W9

SRJHQ

SR7P2

SR867

SR8W8

SR7P1

SR866

SRJHS

SRJHJ

SRJHL

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.