FPGA Intel® Stratix® 10 TX 2500
Caractéristiques techniques
Comparer les produits Intel®
Infos essentielles
-
Ensemble de produits
FPGA Intel® Stratix® 10 TX
-
état
Launched
-
Date de lancement
Q1'18
-
Lithographie
14 nm
Connectez-vous avec votre compte CNDA pour voir les détails de référence supplémentaires.
Ressources
-
Éléments logiques (EL)
2422000
-
Modules logiques adaptatifs (ALM)
821150
-
Registres du module logique adaptatif (ALM)
3284600
-
Boucles de structure et d'E/S à phase asservie (PLL)
24
-
Mémoire embarquée maximale
208 Mb
-
Blocs DSP (Digital Signal Processing)
5011
-
Format DSP (Digital Signal Processing)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
-
Système processeur matériel (HPS)
Quad-core 64-bit ARM* Cortex*-A53
-
Contrôleurs de mémoire matériels
Oui
-
Interfaces de mémoire externes (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys
Configuration E/S
-
Nombre maximal d'E/S utilisateur†
440
-
Prise en charge des normes d'E/S
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
-
Nbre maximal de paires LVDS
216
-
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)†
144
-
Débit de données maximal sans retour à zéro (NRZ)†
28.9 Gbps
-
Nombre maximal d'émetteurs-récepteurs à modulation d'impulsions en amplitude (PAM4, Pulse-Amplitude Modulation)†
60
-
Débit de données maximal à modulation d'impulsions en amplitude (PAM4)†
57.8 Gbps
-
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen3, 10/25/100G Ethernet
Technologies avancées
Spécifications du package
-
Options de packages
F2397, F2912
Infos supplémentaires
-
URL d'infos complémentaires
Product Table (Family Comparison)
Datasheet
All FPGA Documentation
Commande et conformité
Connectez-vous avec votre compte CNDA pour voir les détails de référence supplémentaires.
Commande et spécifications
Intel® Stratix® 10 TX 2500 FPGA 1ST250EY1F55E2LGAS
- MM# 99A4G5
- Code de spécification SRK1T
- Code de commande 1ST250EY1F55E2LGAS
- Progression C2
Intel® Stratix® 10 TX 2500 FPGA 1ST250EU3F50I3XGAS
- MM# 99AK9L
- Code de spécification SRKZU
- Code de commande 1ST250EU3F50I3XGAS
- Progression C2
Informations de conformité commerciale
- ECCN 5A002U
- CCATS G178951
- US HTS 8542390001
Informations PCN
SRF1A
- 9999CD PCN
SREY2
- 986339 PCN
SREY1
- 986338 PCN
SRF1H
- 9999CM PCN
SREY0
- 986337 PCN
SRF1G
- 9999CL PCN
SRF1F
- 9999CK PCN
SRF1E
- 9999CJ PCN
SRF1D
- 9999CH PCN
SRF1C
- 9999CG PCN
SRF1B
- 9999CF PCN
SRK8U
- 99A7DG PCN
SRF19
- 9999CC PCN
SRF18
- 9999CA PCN
SRK90
- 99A7DP PCN
SRF1Z
- 9999D7 PCN
SRFUL
- 999G70 PCN
SREYP
- 986367 PCN
SREYN
- 986366 PCN
SREYM
- 986365 PCN
SREYL
- 986364 PCN
SREXY
- 986335 PCN
SREXX
- 986334 PCN
SRF21
- 9999D9 PCN
SREXW
- 986333 PCN
SRF20
- 9999D8 PCN
SRFU3
- 999G6C PCN
SREY7
- 986346 PCN
SREY6
- 986344 PCN
SREY5
- 986343 PCN
SREY4
- 986342 PCN
SRF1K
- 9999CP PCN
SREY3
- 986340 PCN
SRF1J
- 9999CN PCN
SRK1T
- 99A4G5 PCN
SRF1Y
- 9999D6 PCN
SREXZ
- 986336 PCN
SRKZU
- 99AK9L PCN
Pilotes et logiciels
Descriptif
Type
Plus
Système d'exploitation
Version
Date
Tous
Voir détails
Télécharger
Aucun résultat trouvé pour
Y
/apps/intel/arksuite/template/arkProductPageTemplate
Pilotes et logiciels les plus récents
Date de lancement
Date à laquelle le produit a été commercialisé pour la première fois.
Lithographie
La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.
Éléments logiques (EL)
Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.
Modules logiques adaptatifs (ALM)
Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.
Registres du module logique adaptatif (ALM)
Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.
Boucles de structure et d'E/S à phase asservie (PLL)
Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.
Mémoire embarquée maximale
La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.
Blocs DSP (Digital Signal Processing)
Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.
Format DSP (Digital Signal Processing)
Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.
Système processeur matériel (HPS)
Le système de processeur matériel (HPS, Hard Processor System) est un système complet de processeur matériel contenu dans l'infrastructure Intel® FPGA.
Contrôleurs de mémoire matériels
Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.
Interfaces de mémoire externes (EMIF)
Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.
Nombre maximal d'E/S utilisateur†
Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.
Prise en charge des normes d'E/S
Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.
Nbre maximal de paires LVDS
Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)†
Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.
Débit de données maximal sans retour à zéro (NRZ)†
Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.
Nombre maximal d'émetteurs-récepteurs à modulation d'impulsions en amplitude (PAM4, Pulse-Amplitude Modulation)†
Le nombre maximum d'émetteurs-récepteurs PAM4 dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.
Débit de données maximal à modulation d'impulsions en amplitude (PAM4)†
Le débit maximum de données PAM4 qui est pris en charge par les émetteurs-récepteurs PAM4.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.
IP matérielle de protocole d'émetteur-récepteur
Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.
Hyper-registres
Les hyper-registres sont des bits de registre supplémentaires (bascules) situés dans l'interconnexion de certaines familles d'appareils Intel® FPGA, ce qui permet de re-synchroniser et de pipeliner l'interconnexion pour permettre une fréquence d'horloge plus élevée dans l'infrastructure FPGA.
Sécurité du flux binaire des FPGA
En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.
Options de packages
Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.
Toutes les informations fournies sont sujettes à modification à tout moment et sans préavis. Intel se réserve le droit de modifier le cycle de production, les caractéristiques et les descriptions de ses produits sans préavis. Les informations contenues ici sont fournies « en l'état » et Intel ne formule aucune déclaration ou garantie au regard de l'exactitude des informations, des caractéristiques, de la disponibilité, des fonctionnalités ou de la compatibilité des produits répertoriés. Pour plus d'informations, renseignez-vous auprès du fabricant du produit ou du système concerné.
Les classifications Intel sont uniquement destinées à des fins générales, éducatives et de planification, et consistent en des numéros ECCN (Export Control Classification Numbers) et des numéros HTS (Harmonized Tariff Schedule). Les classifications Intel sont utilisées sans avoir recours à Intel et ne doivent pas être interprétées comme une déclaration ou garantie quant aux numéros ECCN ou HTS corrects. En tant qu'importateur et/ou exportateur, il convient à votre entreprise de déterminer la classification correcte de la transaction.
Reportez-vous à la fiche technique pour connaître les propriétés et les caractéristiques officielles du produit.
‡ Cette fonction peut ne pas être disponible sur tous les systèmes informatiques. Renseignez-vous auprès du fabricant de l'ordinateur pour savoir si votre système propose cette fonction ou indiquez les caractéristiques techniques (carte mère, processeur, chipset, bloc d'alimentation, disque dur, contrôleur graphique, mémoire, BIOS, pilotes, moniteur de machine virtuelle (VMM), logiciel de plateforme et/ou système d'exploitation) pour obtenir des informations sur la compatibilité des fonctions. Les fonctionnalités, performances et autres avantages de cette fonction peuvent varier en fonction de la configuration système.
Les références "annoncées" ne sont pas encore disponibles. Consultez la date de lancement pour connaître la disponibilité.