Virgule flottante dure
Virgule flottante DSP
Les nouveaux systèmes de traitement du signal numérique (DSP) utilisent des solutions à virgule flottante pour atteindre un degré élevé de stabilité numérique et de plage dynamique. Les applications telles que le radar, le traitement avancé des antennes sans fil et l'imagerie médicale nécessitent des capacités à virgule flottante dans les FPGA et les SoC. Alors que les applications DSP augmentent en taille et en capacité, les FPGA et les SoC offrent les plates-formes les plus performantes disponibles pour toute implémentation DSP à virgule flottante.
À 14 nm, les FPGA et SoC Intel® Stratix® 10 offrent les performances en virgule flottante les plus élevées du secteur avec jusqu'à 10 téra d'opérations en virgule flottante par seconde (TFLOPS). En savoir plus sur nos capacités Stratix® 10 FGPA et SoC DSP.
À 20 nm, les FPGA et SoC Intel® Arria® 10 fournissent les premiers appareils du secteur avec des opérateurs à virgule flottante renforcés offrant des performances allant jusqu'à 1,5 TFLOP. En savoir plus sur notre architecture de blocs DSP à précision variable Arria 10 FPGA et SoC.
Dernières nouveauté : nouvelle prise en charge des FPGA Intel® SoC (et implémentation à virgule flottante associée) avec la dernière version de MathWorks R2014b
HDL Coder et Embedded Coder offrent une nouvelle prise en charge de la famille Intel® SoC FPGA avec MathWorks R2014b. Les développeurs familiers avec les outils MathWorks ont la commodité supplémentaire de rester dans cet environnement de développement pour la génération de code ciblé pour les FPGA Intel® SoC.
Les concepteurs de FPGA et les programmeurs de processeurs partageront désormais une méthodologie de conception commune rationalisée pour le ciblage des FPGA Intel® SoC.
Pour plus d'informations, rendez-vous sur https://www.mathworks.com/hardware-support/altera-soc-ecoder.html.
Lancez-vous sur nos solutions DSP à virgule flottante avec ces livres blancs et webdiffusions.
Livres blancs
Comprendre les demandes de performances à virgule flottante de pointe
Ce livre blanc calcule et compare les performances maximales en virgule flottante des processeurs de signaux numériques, des unités de traitement graphique (GPU) et des FPGA. Découvrez comment Intel® peut revendiquer de manière fiable jusqu'à 1,5 TFLOPS de performances dans les appareils Arria 10 et 10 TFLOP dans les appareils Stratix® 10 en utilisant une méthode standard de l'industrie, et comparez cette affirmation avec les affirmations d'un autre fournisseur de FPGA.
Permettre des conceptions DSP percutantes sur les FPGA avec une implémentation à virgule flottante renforcée
Vous cherchez à en savoir plus sur l'implémentation renforcée des virgules flottantes d'Intel® ? Ce livre blanc traite de la nouvelle architecture, en commençant par les appareils Arria 10 et en continuant jusqu'aux appareils Stratix® 10, ce qui permettra d'atteindre les performances algorithmiques DSP à virgule flottante les plus élevées à ce jour dans les FPGA.
BDTI évalue l'efficacité énergétique des conceptions DSP complexes du monde réel sur les cartes de développement Intel® FPGA de 28 nm :
- Benchmarks puissants pour les conceptions DSP complexes : factorisation matricielle basée sur Cholesky et QR
- Résultats et facilité d'utilisation du flux d'outils à virgule flottante
BDTI évalue les performances des conceptions DSP complexes du monde réel sur les cartes de développement Intel® FPGA de 28 nm :
- Des benchmarks performants pour des conceptions DSP complexes : factorisation matricielle basée sur Cholesky et QR
- Résultats et facilité d'utilisation du flux d'outils à virgule flottante
Webinaires
NOUVEAU : voir maintenant, à la demande, 15 minutes
Accélération du temps de développement de conception avec des blocs DSP à virgule flottante dur dans les FPGA
Regardez ce webcast pour obtenir :
- un aperçu des défis actuels de l'implémentation de la virgule flottante
- Une introduction aux blocs DSP à virgule flottante dur d'Intel®
- Un aperçu de la façon dont vous pouvez obtenir des performances DSP, une productivité de concepteur et une efficacité logique sans précédent
Partenariat conjoint Intel® et MathWorks
Introduction au design FPGA à l'aide de MATLAB et Simulink
Découvrez combien d'entreprises réduisent le temps de cycle de conception FPGA de 33 à 50 % ou plus en adoptant des workflows basés sur MATLAB et Simulink.
Conception et développement de radars Doppler à impulsions à l'aide des FPGA
Découvrez comment les ingénieurs de systèmes radar peuvent réduire le temps requis pour modéliser, simuler et mettre en œuvre des conceptions de systèmes radar et leurs algorithmes de traitement du signal constitutifs.