Implémentation de conceptions DSP hautes performances

La dernière version de DSP Builder dispose de la capacité avancée de jeux de blocs qui permet une synthèse Simulink pilotée par la synchronisation. Cette technologie vous permet de réaliser des implémentations de conception hautes performances, fonctionnant à des performances FPGA presque maximales en quelques minutes, à comparer aux heures, voire aux jours, nécessaires pour optimiser manuellement le code HDL.

Avec le DSP Builder Advanced Blockset, la création de chaînes de signaux complexes de traitement du signal numérique (DSP) hautes performances devient simple comme bonjour :

  1. Définissez les contraintes requises au niveau du système. Dans ce cas, la fréquence d'horloge d'un filtre FIR à 6 canaux et 128 prises est spécifiée à 403 MHz dans Simulink.
  2. Choisissez la famille de FPGA cible. Étant donné que différentes familles de périphériques peuvent avoir une architecture de bloc DSP différente, ces informations doivent être incorporées par l'outil de synthèse.
  3. Cliquez sur Run

Figure 1. Créez un filtre haute performance en trois étapes faciles

DSP Builder Advanced Blockset synthétise la description Simulink de la chaîne de signaux, en tenant compte des contraintes de synchronisation au niveau du système spécifiées ; dans ce cas 403,2 MHz. En utilisant les modèles de synchronisation intégrés pour chaque FPGA et les performances des blocs IP, l'outil ajoute des registres de pipeline et une logique de contrôle si nécessaire pour atteindre la fréquence d'horloge fournie.

Le résultat (illustré à la figure 2) est un filtre FIR à six canaux avec des performances système réalisées de 408 MHz sans toucher au code HDL.

Figure 2. Code HDL optimisé pour la synchronisation généré automatiquement

Cette nouvelle capacité est essentielle pour la conception de chemins de données de traitement de signaux multicanaux dans des applications, telles que le traitement RF multi-porteuses et multi-antennes dans les applications sans fil.

Il ajoute automatiquement des étages et des registres en pipeline et implémente un multiplexage temporel pour générer des conceptions hautement optimisées pour des fonctions, telles que le convertisseur ascendant numérique (DUC), le convertisseur descendant numérique (DDC), la réduction du facteur de crête (CFR) et la prédistorsion numérique (DPD). DSP Builder version 12.0 inclut des exemples de conception pour les conceptions multi-antennes, multi-porteuses WiMAX et WCDMA DUC et DDC.