La version du navigateur que vous utilisez n'est pas recommandée pour ce site.
Nous vous conseillons de mettre à niveau vers la version la plus récente de votre navigateur en cliquant sur l'un des liens suivants.

Veuillez nous excuser, ce PDF peut uniquement être téléchargé

Challenges and Innovations in Nano‐CMOS Transistor Scaling

Presentation: Challenges and Innovations in Nano‐CMOS Transistor Scaling

Intel’s Tahir Ghani reviews traditional scaling, modern innovations, and future challenges and options for Nano‐CMOS Transistor Scaling

Outline
Traditional Scaling
• Traditional Scaling Limiters
• Intel’s Response

Post Traditional-Scaling Innovations
• Mobility Booter: Uniaxial Strain
• Poly Depletion Elimination: Metal Gate
• Gate Leakage Reduction: HiK

Future Challenges and Options
•Power Limitation
•Potential New Transistor Structures and Materials

Read the full Challenges and Innovations in Nano‐CMOS Transistor Scaling Presentation.

Vidéos associées