Intel® FPGA IP JESD204B
Intel fournit l'interface série JESD204B dans le secteur à travers de multiples produits, des FPGA et SoC peu coûteux ou consommant peu d'énergie à ceux ayant des performances élevées. Le FPGA IP Intel® JESD204B est une interface série point à point à haut débit permettant aux convertisseurs numérique-analogique (DAC) ou analogique-numérique (ADC) de transférer des données aux appareils FPGA.
Lire le guide Intel® FPGA IP F-Tile JESD204B ›
Lire le guide d'exemple de conception Intel® FPGA IP F-Tile JESD204B ›
Lire le guide Intel® FPGA IP JESD204B ›
Lire le guide d'utilisation de l'exemple de cœur IP JESD204B ›
Regarder la vidéo de démarrage rapide à propos de l'IP JESD204B ›
Intel® FPGA IP JESD204B
L’Intel® FPGA IP JESD204B intègre :
- Sous-couche MAC (Media Access Control) - bloc de couche de liaison de données (DLL) qui contrôle les états de liaison et le remplacement des caractères
- Couche physique (PHY) - sous-couche de codage physique (PCS) et bloc d'attachement au support physique (PMA)
Grâce à notre mise en œuvre unique d'une couche de transport complète, les ingénieurs d'études n'ont plus besoin d'analyser la documentation pour intégrer ou développer une solution de couche de transport. Les tests d'interopérabilité matérielle du cœur de propriété intellectuelle (IP) du FPGA Intel® JESD204B avec les fournisseurs de convertisseurs analogique-numérique (ADC) et numérique-analogique (DAC), les RFIC et les frontaux analogiques vous permettent également de commercialiser plus rapidement.
Caractéristiques
Le cœur Intel® FPGA IP JESD204B offre les caractéristiques clés suivantes :
- Débits de voie jusqu'à 12,5 Gbit/s (caractérisés et certifiés selon la norme JESD204B) et débits de voie jusqu'à 19 Gbit/s pour Intel Agilex® 7 E-tile, et jusqu'à 20 Gbit/s pour Intel Agilex® 7 F-tile (non caractérisé et non certifié selon la norme JESD204B).
- Reconfiguration de l'exécution des paramètres JESD (L, M, F, S, N, K, CS, CF, débit de données).
- Partitionnement de base et PHY pour la portabilité.
- Mode d'exploitation de sous-classe 0 pour la rétrocompatibilité avec JESD204A.
- Modes d'exploitation de sous-classes 1 et 2 pour la prise en charge de la latence déterministe entre l'ADC/DAC et le FPGA.
- Synchronisation multi-appareil.
- Alignement et surveillance de voies en série.
- Capacité à régler la latence dans le cœur IP.
- Partage des canaux de l'émetteur (TX) et du récepteur (RX) pour optimiser le nombre d'émetteurs-récepteurs.
- Exemples de conceptions matérielles validées qui incluent la conception de couches de transport.
Statut IP
Statut de commande |
Production |
Codes de commande |
|
SUITE Intel® FPGA IP JESD204 |
IPS-JESD204 (contient JESD204B, JESD204B-FTILE, JESD204C, JESD204C-FTILE) |
Intel a effectué la validation matérielle JESD204B Intel® FPGA IP avec des convertisseurs des principaux fournisseurs suivants. Téléchargez les rapports de vérification du matériel listés ci-dessous.
Appareils analogiques
- AD9625 - Intel® Stratix® 10 L-Tile (PDF)
- AD9371 - Intel® Arria® 10 GX (PDF)
- AD9162 - Intel® Arria® 10 GX (PDF)
- AD9680 - Intel® Arria® 10 GX/Stratix® V (PDF)
- AD9250 - SoC Arria® V GT/Arria® V (PDF)
- AD9625 - Intel® Arria® 10 GX/Stratix® V (PDF)
- AD6676 - Intel® Arria® 10 GX (PDF)
- AD9144 - Intel® Arria® 10 GX (PDF)
Voir aussi…
Documentation
- Mise en œuvre de conceptions à liens multiples de convertisseurs analogique-numérique avec le cœur IP Intel Stratix® 10 JESD204B RX
- Mise en œuvre de conceptions à liens multiples de convertisseurs analogique-numérique avec le cœur IP Intel Arria® 10 JESD204B RX
- Mise en œuvre de la conception de référence du système avec cœur IP JESD204B et processeur Nios® II
- Utilisation de la fonction MegaCore JESD204B dans les appareils Arria® V
Remarque : les modules d'évaluation (EVM) TSW14J57 et TSW14J56 de Texas Instruments sont conçus à l'aide des FPGA Intel® Arria® 10 et des FPGA Arria® V respectivement. Tous les appareils de Texas Instruments pris en charge par le TSW14J57EVM et le TSW14J56EVM ont été validés matériellement pour être compatibles avec l'IP FPGA Intel® JESD204B.
Autres ressources
Trouvez des produits IP
Trouvez les cœurs de propriété intellectuelle pour FPGA Altera® qui répondent à vos besoins.
Assistance technique
Pour obtenir une assistance technique sur ce cœur IP, veuillez consulter les ressources d'assistance ou l'assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.
Évaluation et achat de produits IP
Mode d'évaluation et informations d'achat concernant les cœurs de propriété intellectuelle pour FPGA Altera®.
Concevoir avec les produits IP pour FPGA Altera®
Renseignez-vous sur la conception avec les produits IP pour FPGA Altera®, une grande sélection de cœurs prêts à l'emploi optimisés pour les FPGA Altera®.
IP Base Suite
Licences gratuites des cœurs IP pour FPGA Altera® avec une licence active pour le logiciel Quartus® Prime édition Standard ou Pro.
Exemples de modèles
Téléchargez des exemples et des modèles de conception pour dispositifs FPGA Altera®.
Contact commercial
Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.
† Les tests mesurent les performances des composants dans un test particulier et dans des systèmes spécifiques. Toute différence matérielle, logicielle ou de la configuration risque d'avoir une incidence sur les performances effectives. Consultez d'autres sources d'information pour évaluer les performances alors que vous considérez un achat. Pour en savoir plus sur les performances et les résultats des bancs d'essai, rendez-vous sur www.intel.fr/benchmarks.
Intel et Quartus sont des marques commerciales ou déposées d'Intel Corporation ou de ses filiales aux États-Unis et/ou dans d’autres pays.