FPGA Stratix® V 5SGXB9

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2G

  • MM# 99A1MT
  • Code de spécification SRJL5
  • Code de commande 5SGXEB9R1H43C2G
  • Progression A1
  • MDDS - Content ID 725990

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2LG

  • MM# 99A1MV
  • Code de spécification SRJL6
  • Code de commande 5SGXEB9R1H43C2LG
  • Progression A1
  • MDDS - Content ID 724981

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43I2G

  • MM# 99A1MW
  • Code de spécification SRJL7
  • Code de commande 5SGXEB9R1H43I2G
  • Progression A1
  • MDDS - Content ID 725704

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2G

  • MM# 99A1MX
  • Code de spécification SRJL8
  • Code de commande 5SGXEB9R2H43C2G
  • Progression A1
  • MDDS - Content ID 726307

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2LG

  • MM# 99A1MZ
  • Code de spécification SRJL9
  • Code de commande 5SGXEB9R2H43C2LG
  • Progression A1
  • MDDS - Content ID 725575

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C3G

  • MM# 99A1N0
  • Code de spécification SRJLA
  • Code de commande 5SGXEB9R2H43C3G
  • Progression A1
  • MDDS - Content ID 725653

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2G

  • MM# 99A1N1
  • Code de spécification SRJLB
  • Code de commande 5SGXEB9R2H43I2G
  • Progression A1
  • MDDS - Content ID 726010

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2LG

  • MM# 99A1N2
  • Code de spécification SRJLC
  • Code de commande 5SGXEB9R2H43I2LG
  • Progression A1
  • MDDS - Content ID 726326

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3G

  • MM# 99A1N3
  • Code de spécification SRJLD
  • Code de commande 5SGXEB9R2H43I3G
  • Progression A1
  • MDDS - Content ID 725312

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3LG

  • MM# 99A1N5
  • Code de spécification SRJLE
  • Code de commande 5SGXEB9R2H43I3LG
  • Progression A1
  • MDDS - Content ID 725649

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2G

  • MM# 99A1N6
  • Code de spécification SRJLF
  • Code de commande 5SGXEB9R3H43C2G
  • Progression A1
  • MDDS - Content ID 725266

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LG

  • MM# 99A1N7
  • Code de spécification SRJLG
  • Code de commande 5SGXEB9R3H43C2LG
  • Progression A1
  • MDDS - Content ID 725244

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C3G

  • MM# 99A1N8
  • Code de spécification SRJLH
  • Code de commande 5SGXEB9R3H43C3G
  • Progression A1
  • MDDS - Content ID 725103

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C4G

  • MM# 99A1N9
  • Code de spécification SRJLJ
  • Code de commande 5SGXEB9R3H43C4G
  • Progression A1
  • MDDS - Content ID 725647

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3G

  • MM# 99A1NA
  • Code de spécification SRJLK
  • Code de commande 5SGXEB9R3H43I3G
  • Progression A1
  • MDDS - Content ID 725311

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3LG

  • MM# 99A1NC
  • Code de spécification SRJLL
  • Code de commande 5SGXEB9R3H43I3LG
  • Progression A1
  • MDDS - Content ID 724823

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I4G

  • MM# 99A1ND
  • Code de spécification SRJLM
  • Code de commande 5SGXEB9R3H43I4G
  • Progression A1
  • MDDS - Content ID 725550

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2G

  • MM# 99A1TV
  • Code de spécification SRJP6
  • Code de commande 5SGXMB9R1H43C2G
  • Progression A1
  • MDDS - Content ID 724870

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2LG

  • MM# 99A1TW
  • Code de spécification SRJP7
  • Code de commande 5SGXMB9R1H43C2LG
  • Progression A1
  • MDDS - Content ID 725005

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2G

  • MM# 99A1TX
  • Code de spécification SRJP8
  • Code de commande 5SGXMB9R1H43I2G
  • Progression A1
  • MDDS - Content ID 725698

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2G

  • MM# 99A1TZ
  • Code de spécification SRJP9
  • Code de commande 5SGXMB9R2H43C2G
  • Progression A1
  • MDDS - Content ID 726069744237

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2LG

  • MM# 99A1V0
  • Code de spécification SRJPA
  • Code de commande 5SGXMB9R2H43C2LG
  • Progression A1
  • MDDS - Content ID 724799

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C3G

  • MM# 99A1V2
  • Code de spécification SRJPB
  • Code de commande 5SGXMB9R2H43C3G
  • Progression A1
  • MDDS - Content ID 726309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2G

  • MM# 99A1V3
  • Code de spécification SRJPC
  • Code de commande 5SGXMB9R2H43I2G
  • Progression A1
  • MDDS - Content ID 725865

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2LG

  • MM# 99A1V4
  • Code de spécification SRJPD
  • Code de commande 5SGXMB9R2H43I2LG
  • Progression A1
  • MDDS - Content ID 725309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3G

  • MM# 99A1V5
  • Code de spécification SRJPE
  • Code de commande 5SGXMB9R2H43I3G
  • Progression A1
  • MDDS - Content ID 726268

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2G

  • MM# 99A1V7
  • Code de spécification SRJPG
  • Code de commande 5SGXMB9R3H43C2G
  • Progression A1
  • MDDS - Content ID 725520

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2LG

  • MM# 99A1V8
  • Code de spécification SRJPH
  • Code de commande 5SGXMB9R3H43C2LG
  • Progression A1
  • MDDS - Content ID 726030

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C3G

  • MM# 99A1V9
  • Code de spécification SRJPJ
  • Code de commande 5SGXMB9R3H43C3G
  • Progression A1
  • MDDS - Content ID 725386

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C4G

  • MM# 99A1VA
  • Code de spécification SRJPK
  • Code de commande 5SGXMB9R3H43C4G
  • Progression A1
  • MDDS - Content ID 725113

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3G

  • MM# 99A1VC
  • Code de spécification SRJPL
  • Code de commande 5SGXMB9R3H43I3G
  • Progression A1
  • MDDS - Content ID 725223

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LG

  • MM# 99A1VD
  • Code de spécification SRJPM
  • Code de commande 5SGXMB9R3H43I3LG
  • Progression A1
  • MDDS - Content ID 726305

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I4G

  • MM# 99A1VG
  • Code de spécification SRJPN
  • Code de commande 5SGXMB9R3H43I4G
  • Progression A1
  • MDDS - Content ID 725379

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3LG

  • MM# 99A237
  • Code de spécification SRJQF
  • Code de commande 5SGXMB9R2H43I3LG
  • Progression A1
  • MDDS - Content ID 725508

Production arrêtée ou abandonnée

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3N

  • MM# 969150
  • Code de spécification SR7P9
  • Code de commande 5SGXEB9R3H43I3N
  • Progression A1
  • MDDS - Content ID 701878

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2N

  • MM# 969261
  • Code de spécification SR7SJ
  • Code de commande 5SGXMB9R1H43I2N
  • Progression A1
  • MDDS - Content ID 700726

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LN

  • MM# 969262
  • Code de spécification SR7SK
  • Code de commande 5SGXMB9R3H43I3LN
  • Progression A1
  • MDDS - Content ID 699846

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LN

  • MM# 970502
  • Code de spécification SR8RK
  • Code de commande 5SGXEB9R3H43C2LN
  • Progression A1
  • MDDS - Content ID 698650

Informations de conformité commerciale

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Informations PCN

SR8RK

SR7P9

SR7SK

SR7SJ

SRJPG

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.